

پاسخ میان ترم دوم ریزپردازنده و سیستم دیجیتال ۲

۲- خط دوم آدرس دستورالعمل خط سوم است. خط چهارم آدرس دستورالعمل خط ۵ است. در خط ۵ و ۶، پورت A ورودی تعریف شده است. همچنین در خط ۷ و ۸، پورت B خروجی تعریف شده است. در خط ۹، پورت A خوانده شده و در R17 قرار می گیرد. در خط ۱۰، R17 به سمت راست شیفت می یابد، بطوریکه بیت C که صفر بوده وارد بیت هفتم R17 و بیت صفرم R17 وارد C می شود. در این صورت اگر R17 در ابتدا زوج و یا فرد باشد، بیت C به ترتیب صفر و یا یک خواهد شد. در خط ۱۱، اگر C=0 باشد، مقدار R18 در خط ۱۵، برابر AA خواهد شد و بنابر خط ۱۶، LED شماره زوج، روشن خواهد شد. در غیر این صورت مقدار R18 در خط ۱۲ برابر 55H خواهد شد و بنابر خط ۱۳، LED شماره فرد، روشن می شود. پس اگر مقدار R17 زوج و یا فرد باشد، به ترتیب LED شماره زوج، و یا فرد روشن خواهد شد.

$$f = 8\text{MHz} \rightarrow f_{\text{clk}} = \frac{8}{129-d} = 2 \rightarrow d = 125 \rightarrow \text{XDIV} = 11111101 = \text{FDH} \quad 3-$$

```
.Include 'M64DEF.INC'
```

```
.ORG 0x0000
```

```
JMP main
```

```
.ORG 0x0050
```

```
main : LDI R16,0x00
```

```
OUT DDRA,R16
```

```
LDI R16,0xFF
```

```
OUT DDRB,R16
```

```
LDI R30,0xFDh
```

```
CBI PORTB,4
```

```
LDI XDIV,R30
```

```
SBI PORTB,2
```

```
LDI R16,0xFF
```

```
SBI PORTB,6
```

```
OUT PORTB,R16
```

```
JMP next
```

```
Loop : IN R16,PINA
```

```
all : CBI PORTB,0
```

```
CPI R16,0x00
```

```
CBI PORTB,2
```

```
BREQ all
```

```
CBI PORTB,4
```

```
MOV R17,R16
```

```
SBI PORTB,6
```

```
ROR R16
```

```
JMP Loop
```

```
BRCS next2
```

```
next : SUBI R17,03
```

```
ROR R16
```

```
BRCS Loop
```

```
BRCS next
```

```
BREQ next1
```

```
CBI PORTB,0
```

```
JMP next
```

```
SBI PORTB,2
```

```
next1 : CBI PORTB,2
```

```
SBI PORTB,4
```

```
JMP Loop
```

```
SBI PORTB,6
```

```
next2 : CBI PORTB,6
```

```
ROR R16
```

```
SBI PORTB,0
```

```
BRCS next
```

```
SBI PORTB,2
```


```
SBI PORTB,4
```

```
JMP Loop
```

```

.Include 'M64DEF.INC'
.ORG 0x0000
JMP main
.ORG 0x0050
main : LDI R20,0x00
      OUT DDRA,R20
      OUT DDRB,R20
      OUT DDRC,R20
      CBI DDRD,3
      LDI R30,0x00
      LDI R31,0x30
      STS 0x1001,R30
      STS 0x1002,R30
      STS 0x1003,R30
      STS 0x1004,R30
Loop : SBIS PIND,3
      JMP Loop ; K is close
      IN R16,PINA
      IN R17,PINB
      IN R18,PINC
      CP R16,R17
      BRNE next
      CP R16,R18
      BRNE next
      LDS R24,0x1001
      INC R24
      STS 0x1001,R24
      LDS R24,0x1002
      INC R24
      STS 0x1002,R24
      LDS R24,0x1003
      INC R24
      STS 0x1003,R24
      MUL R16,R16
      STS Z+,R0
      STS Z+,R1
next : MUL R16,R17
      MOV R2,R0 ; xy
      MOV R3,R1 ; xy
      MOV R4,R0
      MOV R5,R1
      MOV R6,R0
      MOV R7,R1
      MUL R16,R18
      MOV R8,R0 ; xz
      MOV R9,R1 ; xz
      MOV R10,R0
      MOV R11,R1
      MOV R12,R0
      MOV R13,R1
      MUL R17,R18
      MOV R14,R0 ; yz
      MOV R15,R1 ; yz
      MOV R19,R0
      MOV R20,R1
      MOV R21,R0
      MOV R22,R1
      ADD R8,R14
      IN R23,SREG
      CP R2,R8
      BRNE relation2
      OUT SREG,R23
      ADC R9,R15
      CP R3,R9
      BRNE relation2
      ST Z+,R2
      ST Z+,R3
      LDS R24,0x1001
      INC R24
      STS 0x1001,R24
      JMP Loop
relation2 : ADD R4,R19
      IN R23,SREG
      CP R4,R10
      BRNE relation3
      OUT SREG,R23
      ADC R5,R20
      CP R5,R11
      BRNE relation3
      ST Z+,R10
      ST Z+,R11
      LDS R24,0x1002

```



```

        INC R24
        STS 0x1002, R24
        JMP Loop
relation3 : ADD R6, R12
            IN  R23, SREG
            CP  R6, R21
            BRNE no_relation
            OUT SREG, R23
            ADC R7, R13
            CP  R7, R22
            BRNE no_relation
            ST Z+, R21
            ST Z+, R22
            LDS R24, 0x1003
            INC R24
            STS 0x1002, R24
            JMP Loop
no_relation: LDS R24, 0x1004
            INC R24
            STS 0x1004, R24
            JMP Loop

```