

دانشگاه صنعتی خواجه نصیرالدین طوسی

دانشکده مهندسی برق

طراحی یک مبدل SAR A/D ۹ بیتی با تغذیه ۱۷ در فناوری $0.18\mu\text{m}$


پایان نامه برای دریافت درجه کارشناسی ارشد
در رشته مهندسی برق گرایش مدارهای مجتمع الکترونیک

نام دانشجو

سیده معصومه نویدی

استاد راهنما:

دکتر مهدی احسانیان



۱.۵

بهمن ماه ۱۳۹۶

چکیده

در این پایان‌نامه یک مبدل آنالوگ به دیجیتال SAR (تقریب متوالی) ۹ بیتی کم‌توان به صورت تمام‌تفاضلی با فرکانس نمونه‌برداری ۲۰۰ kS/s ارائه شده‌است. در طرح ارائه شده، توان مبدل آنالوگ به دیجیتال تقریب متوالی با به کارگیری دو روش در بلوک‌های مقایسه‌گر و مبدل دیجیتال به آنالوگ کاهش پیدا می‌کند. در روش نخست برای مدار مقایسه‌گر یک تغذیه سازگار با شرایط سیگنال ورودی ارائه شده‌است. در روش دوم از یک ولتاژ مرجع سازگار با شرایط برای مبدل دیجیتال به آنالوگ استفاده شده‌است. مدار ارائه شده با استفاده از فناوری ۰/۱۸μm استاندارد CMOS طراحی و شبیه‌سازی شده‌است. SNDR (نسبت سیگنال به نویز و اعوجاج) مبدل ارائه شده در فرکانس نمونه‌برداری ۲۰۰ kS/s برابر با ۵۱/۹dB است. ENOB (بیت موثر) معادل با این مقدار SNDR برابر با ۸/۳ بیت می‌باشد. هم‌چنین SFDR (محدوده دینامیکی عاری از سیخک) مبدل ارائه شده برابر با ۵۶/۲dB است. با استفاده از طرح ارائه شده، مصرف توان مقایسه‌گر و ثبات SR از ۳۰۷nW به ۱۲۸nW کاهش می‌یابد که این معادل با ۵۸٪ کاهش مصرف توان است. هم‌چنین مصرف توان مبدل دیجیتال به آنالوگ از ۶/۶μW به ۵/۸μW کاهش می‌یابد که معادل با ۱۲٪ کاهش است. مصرف توان کل این مبدل با استفاده از دو منبع ولتاژ ۰/۹۷ و ۱/۸۷، ۶/۹۸μW می‌باشد. این مقدار توان نسبت به مبدل تقریب متوالی مرسوم با مصرف توان ۷/۸۵μW دارای ۱۱٪ کاهش توان است.

واژه‌های کلیدی: مبدل آنالوگ به دیجیتال، مدارهای مجتمع، الکترونیک کم‌توان، مبدل تقریب متوالی